在線性區(qū)時(shí)，由于源-漏電壓較低，則整個(gè)溝道的寬度從頭到尾變化不大，這時(shí)柵極電壓控制溝道導(dǎo)電的能力相對(duì)地較差一些，于是跨導(dǎo)較小。同時(shí)，隨著源-漏電壓的增大，溝道寬度的變化增大，使得漏端處的溝道寬度變小，則柵極電壓控制溝道導(dǎo)電的能力增強(qiáng)，跨導(dǎo)增大。
　　而在飽和區(qū)時(shí)，源-漏電壓較高，溝道夾斷，即在漏極端處的溝道寬度為0，于是柵極電壓控制溝道導(dǎo)電的能力很強(qiáng)（微小的柵極電壓即可控制溝道的導(dǎo)通與截止），所以這時(shí)的跨導(dǎo)很大。因此，飽和區(qū)跨導(dǎo)大于線性區(qū)跨導(dǎo)。
　　可見，溝道越是接近夾斷，柵極的控制能力就越強(qiáng)，則跨導(dǎo)也就越大；溝道完全夾斷后，電流飽和，則跨導(dǎo)達(dá)到最大——飽和跨導(dǎo)。
　　七、為什么MOSFET的飽和跨導(dǎo)一般與飽和電壓成正比？但為什么有時(shí)又與飽和電壓成反比？

　　【答】①在源-漏電壓VDS一定時(shí)：由E-MOSFET的飽和電流IDsat對(duì)柵電壓的微分，即可得到飽和跨導(dǎo)gmsat與飽和電壓(VGS-VT)成正比：
　　這種正比關(guān)系的得來(lái)，是由于飽和電壓越高，就意味著溝道越不容易夾斷，則導(dǎo)電溝道厚度必然較大，因此在同樣?xùn)艠O電壓下的輸出源-漏電流就越大，從而跨導(dǎo)也就越大。
　�、谠陲柡碗娏鱅Dsat一定時(shí)：飽和跨導(dǎo)gmsat卻與飽和電壓(VGS-VT)成反比：
　　這是由于飽和電壓越高，就意味著溝道越難以?shī)A斷，則柵極的控制能力就越小，即跨導(dǎo)越小。
　　總之，在源-漏電壓一定時(shí)，飽和跨導(dǎo)與飽和電壓成正比，而在源-漏電流一定時(shí)，飽和跨導(dǎo)與飽和電壓成反比。
　　這種相反的比例關(guān)系，在其他場(chǎng)合也存在著，例如功耗P與電阻R的關(guān)系：當(dāng)電流一定時(shí)，功耗與電阻成正比（P=IV=I2R）；當(dāng)電壓一定時(shí)，功耗與電阻成反比（P=IV=V2/R）。
　　八、為什么MOSFET的線性區(qū)源-漏電導(dǎo)等于飽和區(qū)的跨導(dǎo)（柵極跨導(dǎo)）？

　　【答】MOSFET的線性區(qū)源-漏電導(dǎo)gdlin和飽和區(qū)的柵極跨導(dǎo)gmsat，都是表征電壓對(duì)溝道導(dǎo)電、即對(duì)源-漏電流控制能力大小的性能參數(shù)。
　　在線性區(qū)時(shí)，溝道未夾斷，但源-漏電壓將使溝道寬度不均勻；這時(shí)源-漏電壓的變化，源-漏電導(dǎo)gdlin即表征著在溝道未夾斷情況下、源-漏電壓對(duì)源-漏電流的控制能力，這種控制就是通過(guò)溝道寬度發(fā)生不均勻變化而起作用的。
　　而飽和區(qū)的柵極跨導(dǎo)——飽和跨導(dǎo)gmsat是表征著在溝道夾斷情況下、柵-源電壓對(duì)源-漏電流的控制能力，這時(shí)剩余溝道的寬度已經(jīng)是不均勻的，則這種控制也相當(dāng)于是通過(guò)溝道寬度發(fā)生不均勻變化而起作用的，因此這時(shí)的柵極跨導(dǎo)就等效于線性區(qū)源-漏電導(dǎo)：
　　九、為什么在E-MOSFET的柵-漏轉(zhuǎn)移特性上，隨著柵-源電壓的增大，首先出現(xiàn)的是飽和區(qū)電流、然后才是線性區(qū)電流？

　　【答】E-MOSFET的柵-漏轉(zhuǎn)移特性如圖1所示。在柵-源電壓VGS小于閾值電壓VT時(shí)，器件截止（沒有溝道），源-漏電流電流很�。ǚQ為亞閾電流）。
　　在VGS>VT時(shí)，出現(xiàn)溝道，但如果源-漏電壓VDS=0，則不會(huì)產(chǎn)生電流；只有在VGS>VT和VDS>0時(shí)，才會(huì)產(chǎn)生電流，這時(shí)必然有VDS >(VGS-VT)，因此MOSFET處于溝道夾斷的飽和狀態(tài)，于是源-漏電流隨柵-源電壓而平方地上升。相應(yīng)地，飽和跨導(dǎo)隨柵-源電壓而線性地增大，這是由于飽和跨導(dǎo)與飽和電壓(VGS-VT)成正比的緣故。
　　而當(dāng)柵-源電壓進(jìn)一步增大，使得VDS<(VGS-VT)時(shí)，則MOSFET又將轉(zhuǎn)變?yōu)闇系牢磰A斷的線性工作狀態(tài)，于是源-漏電流隨柵-源電壓而線性地增大。這時(shí)，跨導(dǎo)不再變化（與柵電壓無(wú)關(guān)）。
　　十、為什么MOSFET的電流放大系數(shù)截止頻率fT與跨導(dǎo)gm成正比？

　　【答】MOSFET的fT就是輸出電流隨著頻率的升高而下降到等于輸入電流時(shí)的頻率。器件的跨導(dǎo)gm越大，輸出的電流就越大，則輸出電流隨頻率的下降也就越慢，從而截止頻率就越大，即fT與gm有正比關(guān)系：
　　由于fT與gm的正比關(guān)系，就使得fT與飽和電壓（VGS-VT）也有正比關(guān)系，從而高頻率就要求較大的飽和電壓。
　　十一、為什么提高M(jìn)OSFET的頻率與提高增益之間存在著矛盾？
　　【答】MOSFET的高頻率要求它具有較大的跨導(dǎo)，而在源-漏電壓一定的情況下，較大的跨導(dǎo)又要求它具有較大的飽和電壓（VGS-VT），所以高頻率也就要求有較大的飽和電壓。
　　因?yàn)镸OSFET的電壓增益是在源-漏電流一定的情況下、輸出電壓VDS對(duì)柵-源電壓VGS的微分，則飽和狀態(tài)的電壓增益Kvsat將要求器件具有較小的飽和電壓（VGS-VT）：

　　這是由于在IDsat一定時(shí)，飽和電壓越低，飽和跨導(dǎo)就越大，故Kvsat也就越大。
　　可見，提高頻率與增大電壓增益，在對(duì)于器件飽和電壓的要求上存在著矛盾。因此，在工作電流IDsat一定時(shí)，為了提高電壓增益，就應(yīng)該減小(VGS-VT)和增大溝道長(zhǎng)度L。這種考慮對(duì)于高增益MOSFET具有重要的意義；但是這種減小(VGS-VT)的考慮卻對(duì)于提高截止頻率不利。
　　十二、為什么E-MOSFET的柵-源短接而構(gòu)成的MOS二極管存在著“閾值損失”？
　　【答】這種集成MOS二極管的連接方式及其伏安特性如圖2所示。因?yàn)闁艠O與漏極短接，則VGS=VDS。因此，當(dāng)電壓較�。╒GS=VDS<VT）時(shí)，不會(huì)出現(xiàn)溝道，則器件處于截止?fàn)顟B(tài)，輸出電流IDS=0；當(dāng)電壓高于閾值電壓（VGS=VDS≥VT）時(shí)，因?yàn)榭倽M足VDS>(VGS－VT)關(guān)系，于是出現(xiàn)了溝道、但總是被夾斷的，所以器件處于飽和狀態(tài)，輸出源-漏電流最大、并且飽和，為恒流源。

　　由于VGS=VDS，所以這種二極管的輸出伏安特性將與轉(zhuǎn)移特性完全一致。因?yàn)镸OSFET的飽和輸出電流IDsat與飽和電壓(VGS－VT)之間有平方關(guān)系，所以該二極管在VGS=VDS≥VT時(shí)的輸出伏安特性為拋物線關(guān)系，并且這也就是其轉(zhuǎn)移特性的關(guān)系。
　　所謂閾值損失，例如在門電路中，是輸出高電平要比電源電壓低一個(gè)閾值電壓大小的一種現(xiàn)象。由E型,柵-漏短接的MOS二極管的伏安特性可以見到，當(dāng)其輸出源-漏電流IDS降低到0時(shí)，其源-漏電壓VDS也相應(yīng)地降低到VT。這就意味著，這種二極管的輸出電壓最低只能下降到VT，而不能降低到0。這種“有電壓、而沒有電流”的性質(zhì)，對(duì)于用作為有源負(fù)載的這種集成MOS二極管而言，就必將會(huì)造成閾值損失。
　　十三、為什么在MOSFET中存在有BJT的作用？這種作用有何危害？

　　【答】①對(duì)于常規(guī)的MOSFET：如圖3（a）所示，源區(qū)、漏區(qū)和p襯底即構(gòu)成了一個(gè)npn寄生晶體管。當(dāng)溝道中的電場(chǎng)較強(qiáng)時(shí)，在夾斷區(qū)附近的電子即將獲得很大的能量而成為熱電子，然后這些熱電子通過(guò)與價(jià)電子的碰撞、電離，就會(huì)形成一股流向襯底的空穴電流Ib；該過(guò)襯底電流就是寄生晶體管的基極電流，在熱電子效應(yīng)較嚴(yán)重、襯底電流較大時(shí)，即可使寄生晶體管導(dǎo)通，從而破壞了MOSFET的性能。這種熱電子效應(yīng)的不良影響往往是較短溝道MOSFET的一種重要失效機(jī)理。容－源－電－子－網(wǎng)－為你提供技術(shù)支持